Netzwerk Graphen

+49 3375 508 429   friedhelm.heinrich@th-wildau.de
Title
Direkt zum Seiteninhalt
Messverfahren zur Kontrolle tiefer Siliziumstrukturen für die 3D-Chip-Integration (KoSi)
Der Austausch von Daten oder Signalen, zum Beispiel in der 5G Technik zwischen verschiedenen Komponenten eines mikroelektronischen Systems hängt stark von Verbindungen der Einzelkomponenten ab. In der Halbleiterindustrie wurden große Anstrengungen nicht nur zur Leistungssteigerung, sondern auch zur Realisierung immer kleinerer Bauteile zur Miniaturisierung bzw. Größenreduzierung unternommen. Auch wenn die am weitesten verbreitete Verbindungstechnologie aufgrund ihrer Einfachheit die Cu-Drahtverbindung war, ist in den letzten Jahren  ein starkes Interesse an den Deep Silicon Vias oder der Through Silicon Vias (TSV)-Technologie geweckt worden, da ständig verbesserte Ätztechniken und Depositionsverfahren, darunter insbesondere das Deep Reactive Ion Etching (DRIE) mittels des Bosch-Prozesses, eine Machbarkeit ermöglichen.
Vergleich zwischen einer drahtgebundenen gestapelten Chipstruktur und einer Through-Silicon Via gestapelten Chipstruktur. Die Weiterentwicklung des 3D-Chip-Packaging hängt stark von der TSV-Technologie ab und soll wesentlich höhere Ausbeuten erzielen
Abbildung 1: Vergleich zwischen einer drahtgebundenen gestapelten Chipstruktur und einer Through-Silicon Via gestapelten Chipstruktur. Die Weiterentwicklung des 3D-Chip-Packaging hängt stark von der TSV-Technologie ab und soll wesentlich höhere Ausbeuten erzielen. https://semiengineering.com/whats-what-in-advanced-packaging/

Im Vergleich zur Drahtverbindung, die als Engpass zwischen leistungsstarker Logik und RAM-Chips (Random-Access Memory) fungiert (Abbildung 1), welche den Kern/Masse eines jeden Computers darstellen, bilden TSVs eine kurze und störunanfällige elektrische Verbindung zwischen der ersten Metallschicht der Wafer-Vorderseite und ihrer Rückseite her, wodurch die Integrationsdichte und die Leistung erhöht wird. Das Stadium dieser Technologie bewegt sich rasant von der Forschungsebene hin zur Massenproduktion der RAM und Logik Industrie. Nicht nur die Verbindungen für SOCs (System on Chip), sondern auch eine Vielzahl von Consumer- und Profigerätesystemen wie Microelectric Mechanical Systems (MEMS) für Smartphones, Automotive, Internet of things (IoT) und Gesundheitswesen können davon profitieren. Im Falle der Bildaufnahme ermöglicht diese Technologie beispielsweise die Verbindung von gestapelten Siliziumchips durch direkten Kontakt, um eine schnelle Signalverarbeitung und eine verbesserte Fotoerkennung zu ermöglichen. Seit 2011 sind 3D-Wafer-basierte MEMS-Module von VTI Technologies Oy (jetzt Murata Electronics Oy) kommerziell erhältlich, die auf dem direkten Stapeln von MEMS und anwendungsspezifischen integrierten Schaltungen (ASIC) basieren und TSV-Technologien nutzen, um ein miniaturisiertes MEMS-Modul zu erhalten. Ein Ansatz von Laboratoire d'electronique des technologies de l'information (LETI) wurde 2010 auf einen RF MEMS-Schalter angewendet. Die X-FAB MEMS Foundry GmbH ist auf dem Gebiet der MEMs Fabrikation ebenfalls auf der Basis der TSV Technologie tätig. Die AMS Technologies AG verwendet W-TSVs für ihre optischen CMOS-Sensoren. Ebenso werden am IHP auf der Basis der SiGe BICMOS Technologie Sensoren mit TSV Technologie entwickelt.

Ziel des Vorhabens ist die Entwicklung eines optischen Messsystems zur Vermessung und technologischen Kontrolle von TSV (Through-Silicon Via)-3D Technologien, zur Verbesserung der Ausbeute und zur Unterstützung neuer integrationssteigernder Entwicklungen. Die Einbeziehung der Waferrückseite und das Wafer- oder chip-stacking mit Hilfe der TSVs eröffnet die Möglichkeit neue und hochintegrierte Sensoren, MEMS, Fluidik- und photonische Bauelemente in die Halbleiterfertigung zu integrieren. Diese TSV-Technologien verlangen universal einsetzbare Messverfahren zur Detektion von Schichten und Überätzungen am Boden in extrem tiefen Vias bis zur vollen Waferdicke (bei 8“ Wafern 750 µm). Die Entwicklung eines geeigneten Messverfahrens und Auswertealgorithmus ist Gegenstand des Projektes. Die Evaluierung erfolgt an Hand von Labormustern mit industrierelevanten Wafern.

Kooperationspartner:
AG Photonik, Laser- und Plasmatechnologien SENTECH IHP
Zurück zum Seiteninhalt